芯東西（公眾號：aichip001）
編譯 | 翊含
編輯 | Panken
芯東西4月2日消息，據AnandTech報道，美國芯片軟件設計工具巨頭新思科技（Synopsys）推出了業界首個全棧式人工智能驅動的電子設計自動化（EDA）工具套件Synopsys.ai，涵蓋了芯片設計從架構到設計和實現到制造的所有階段。
該套件有望從根本上縮短芯片開發時間，并降低設計成本、提高產量、增強芯片性能。這套工具將對在前沿節點（如5nm、3nm、2nm級等）制造的芯片組起到縮短開發時間，保持甚至降低芯片開發成本的作用。
一、芯片開發成本超10億美元，軟件成本占40%
隨著芯片設計的復雜性增加及工藝技術的不斷迭代。其設計和制造成本上升到前所未有的水平。設計一顆復雜的7nm芯片成本約為3億美元，其中包括約40%的軟件費用。根據國際商業戰略（IBS）的估計，一顆5nm芯片包括軟件的設計成本超過5.4億美元。一個復雜的3nm GPU的開發成本約為15億美元，包括約40%的軟件費用。
▲芯片開發成本（圖源：AnandTech）
傳統的半導體設計方法存在的弊端也許是芯片開發成本急劇上升的原因之一。它需要數百名工程師和數千臺服務器在幾年內對架構、結構、邏輯和布局設計進行開發和模擬。同時，每個設計階段對于芯片質量好壞都至關重要，但這些任務在本質上是反復的、耗時的。
由于這個原因，隨著芯片變得越來越復雜，半導體公司不能隨意把有限的員工中大批工程師分配到某個任務中，故每次設計花費的時間也越來越長。
▲傳統“瀑布式”芯片設計方法（圖源：AnandTech）
瀑布式方法幾乎排除了后向流動，從成千上萬可能的布局設計中選擇一個，對架構設計幾乎沒有影響。因此，避免效率低下導致成本高于預期、性能低于預期、功耗高于預期的唯一方法就是讓不同的設計團隊在各個階段更緊密地合作。然而，隨著設計周期的延長，這變得更加困難。
5nm和3nm芯片的制造成本也明顯高于上一代芯片的成本。最新的制造工藝需要廣泛使用極紫外光刻技術和更昂貴的原材料（如光掩膜的膠粒、抗蝕劑等）。因此，對于芯片開發商來說，實現接近完美的設計和更低的成本變得更加關鍵。
總體說來，半導體行業如今面臨著幾個挑戰，分別是縮短開發時間，保持甚至降低芯片開發成本，并確保可預測的制造成本。在該行業面臨高技能工程師不足的情況下，所有情況都要考慮到，這就是Synopsys.ai EDA套件發揮作用的地方。
二、Synopsys軟件套件可用于芯片設計全階段
Synopsys.ai全棧EDA套件由三個關鍵應用組成：用于芯片設計的DSO.ai；用于功能驗證的Synopsys VSO.ai；用于硅測試的TSO.ai。該套件旨在利用CPU和GPU加速的機器學習和強化學習，加快迭代耗時的芯片設計階段。
▲Synopsys軟件所覆蓋階段（圖源：AnandTech）
新思科技推出由AI驅動的DSO.ai已經有兩年時間了，到目前為止，已經使用該EDA工具完成了100多項設計。
新思科技的軟件套件可用于所有芯片設計階段，包括模擬、設計捕獲、IP驗證、物理實現、簽核、測試和制造。該公司希望用人工智能快速跟蹤所有設計階段。
三、人工智能最快找到最優方案，幫助提高微架構開發能力
經驗豐富的工程師通常會開發微架構，這個階段被許多人認為是技術和藝術的交叉點。事實上，微架構的開發也相當快。新思科技認為這個階段可以用人工智能來加速和改進，因為機器與人不同，機器可以快速估計最有效的架構參數和數據路徑。
新思科技電子設計自動化部（EDA）總經理Shankar Krishnamoorthy指出：“開發芯片的整個過程是從芯片的架構開始的，要考慮很多方面。緩存需要多大的空間？計算機和內存之間有什么樣的接口？應該考慮什么樣的內存配置，這些會產生很多的選擇，一個架構專家會迅速探索這些選擇，然后匯聚到什么是正確的參數來實現芯片設計。這個過程可以通過人工智能來快速探索解決方案并產生一個更好的結果。”
在有經驗的架構師短缺的情況下，使用人工智能進行微架構探索可以提高公司的微架構開發能力。
Krishnamoorthy還說：“在已經有一個專家的情況下，人工智能確實是一個好助手。現代人工智能技術通過使用獎勵和懲罰機制，在一個非常大的參數空間中選擇更合適的架構。最終會呈現出幾個選擇方案（如功率和性能之間的權衡），架構師可以從中挑選出最適合的工作負載選擇。”
四、加快驗證IP過程，VSO.ai可提高30%驗證生產率
功能和IP驗證是一個占用大量時間的芯片設計步驟。芯片設計者需要單獨測試每個IP，并確保其功能正確，然后再將其集成，當多個IP組合在一起時，驗證的復雜性也會成倍增加。同時，每個單獨的IP實現高水平的測試覆蓋率是至關重要的。
▲VSO.ai功能（圖源：AnandTech）
現在，驗證IP的常用方法是由設計者創建一個反映其驗證策略的測試基準，然后，在傳統模擬器的幫助下，使用傳統的仿真技術對該測試基準進行仿真，如約束性隨機仿真。更快實現特定IP的高目標覆蓋率是Synopsys VSO.ai可以解決的一個挑戰，這也是Synapsys.ai的一部分。
新思科技的EDA小組負責人稱：“通過將強化學習等技術深入到模擬引擎中，可以實現IP 99%的覆蓋率，同時可以在更短的時間內實現目標覆蓋率。Synopsys VSO.ai軟件既可以擴大目標覆蓋面，又可以加快IP驗證過程。”
Takahiro Ikenobe是日本半導體芯片巨頭瑞薩科技共享研發核心IP部門的IP開發總監，他說：“由于設計復雜性的上升，芯片設計使用傳統技術來滿足質量和上市時間的限制正在變得困難。使用Synopsys VSO.ai的人工智能驅動驗證，我們在減少功能覆蓋孔方面取得了高達10倍的改進，IP驗證生產率也提高了30%，這表明人工智能有能力幫助我們應對日益復雜的設計帶來的挑戰。”
五、快速完成布局和繞線，DSO.ai設計芯片數高達170個
在現實世界中完成復雜的芯片設計是非常困難的。雖然EDA工具負責芯片設計的流程，但仍然需要熟練的人類工程師完成芯片布局規劃、繞線，利用他們的經驗來創造高效的設計。
盡管有經驗的工程師工作速度很快，但他們的能力有限，無法在合理的時間范圍內快速評估數以百計的設計方案，探索所有潛在的組合，并模擬數十甚至數百種不同的布局以確定最佳設計。通常他們會采用最優的方法，但這些方法對于在特定生產節點上制造的特定芯片來說可能并不是最有效的方法。
▲DSO.ai功能（圖源：AnandTech）
DSO.ai等平臺不需要模擬所有可能的芯片布局和繞線方式，而是利用人工智能來評估架構選擇、功率和性能目標等所有組合，然后模擬不同的布局，在短時間內找到符合預期性能、功率、面積和成本（PPA）組合的布局。
在模擬環節去模擬一個現實中的CPU、GPU是相當難完成的。傳統上，芯片設計師使用基于CPU或FPGA的大型機器來模擬未來的芯片。不過，新思科技為這些工作負載應用了GPU加速，并獲得了數倍的性能提升。
Krishnamoorthy說：“如果我們看一下分立存儲器的設計，如DRAM或NAND閃存，這些都是非常大的電路，需要對電氣正確性、物理正確性進行模擬，還要考慮到壓力、IR下降所有其他類型的影響。這些非常大的離散存儲器結構的模擬是非常耗時的。這是一個我們已經成功應用GPU加速的領域，以加速模擬這些大型電路所需時間的數倍加速。”
新思科技發布的DSO.ai工具可以用來設計模擬電路，這些電路隨著每個新節點而擴展設計。
“如果在不改變電路的前提下，采取PLL或任何其他類型的模擬電路，從7nm遷移到5nm或5nm遷移到3nm，將電路從一個節點遷移到另一個節點的過程，對于自動化和人工智能的應用來說是成熟的。因此，這是我們應用人工智能加速這一過程的另一個領域，并大大減少遷移模擬電路所需的努力和時間。”新思科技的高管解釋說。
新思科技稱，類似的人工智能能力可以簡化在不同代工廠或工藝節點之間轉移芯片設計的任務。然而，值得考慮的是，復雜的設計的功率、性能和面積特性（PPAc）是為特定節點定制的。目前仍不確定人工智能是否能有效地將這樣的設計從一個代工廠遷移到另一個代工廠，同時保留所有的關鍵特性。
新思科技提供DSO.ai平臺已經有幾年的時間了，到目前為止，已有約170個使用這種EDA工具設計的芯片已經完成。Krishnamoorthy說：“我們在一月份已完成了100個芯片的設計，現在已經接近170個了，在客戶群中采用這種基于人工智能的物理設計的速度真的很快。”
六、TSO.ai幫助降低測試成本和時間，測試芯片模式減少超20%
芯片實現和生產后，芯片設計者需要驗證一切工作正常，這個過程有點類似于IP驗證。芯片被插入測試器設備中，并運行特定的測試模式，以確認芯片是否正常運行。因此，測試一個SoC（片上系統）或一個實際系統所需的模式數量是產品工程部門主要關注的內容。
▲TSO.ai功能（圖源：AnandTech）
Synopsys TSO.ai工具旨在幫助半導體公司生成正確的測試模式，將其必須運行的模式數量減少20%至30%，并加快硅測試/驗證階段的速度，然后用相同的測試序列來測試所有大規模生產的芯片，以確保其功能正常。測試階段的持續時間直接影響到成本，所以它特別關鍵，尤其是對于大批量的零件。
新思科技的高管說：“我們已經展示了人工智能如何將測試芯片所需的模式總數大大減少，可以減少20%到30%的測試模式。可以直接轉化為測試成本和測試人員的時間，這對新思科技來說是一件大事。”
七、人工智能設計芯片，可降低工程成本和計算成本
在芯片設計中使用人工智能可以加快其上市時間，并大大降低開發和生產成本。新思科技稱，現在復雜芯片的硬件開發成本達到3.25億美元（5nm）-9億美元（3nm），根據具體的設計，該公司正在尋找能降低30%-40%成本的方法。
新思科技稱，通常情況下，工程成本約占芯片設計成本的60%，而計算成本約占40%，人工智能可以用來降低這兩種成本。
Krishnamoorthy稱，當一個成熟的公司設計新的芯片時，其中包括30%到40%的新IP和60%到70%的成熟IP。傳統上，許多工程師會將60%-70%的IP進行小幅度修改后從上一個節點遷移到下一個節點。然而，這是一種低效的資源利用。通過利用人工智能將以前的學習成果應用到下一代，完成這些增量塊所需的時間和資源可以大大減少，使人類工程師加快進程。
當涉及到新的IP時，工程師確定架構和實施的最佳方式時可能具有挑戰性和不確定性，通常每個IP模塊至少需要一名工程師。這種方法會影響到項目所需的人數。然而，利用人工智能作為助手可以幫助工程師快速探索和學習新的設計和架構，以確定實施、驗證和測試的最佳策略。這可以大大減少新IP模塊所需的投資。
更廣泛地部署DSO.ai、VSO.ai和TSO.ai可以通過實現EDA工具的更智能運行來降低芯片設計計算成本。與其依靠試錯法和隨機模擬各種電路，這些公司不如利用有針對性的人工智能運行來實現類似的結果能減少計算成本。
新思科技將芯片設計的一些工作交給支持人工智能的EDA工具，這可以大大降低工程團隊的負擔，使他們騰出時間和精力來開發新功能，增強產品的差異性，或設計更多的芯片。
該公司透露，頂級的芯片設計公司已經在使用Synopsys.ai，盡管目前還不是所有的芯片都在人工智能的協助下設計。Synapsys.ai軟件套件大多依靠CPU加速人工智能，雖然像大型電路模擬這樣的選擇可以使用GPU加速，但大部分工作負載都在英特爾CPU上運行。
結語：新思科技研發新款EDA工具，提升芯片設計效率降低成本
新思科技研發的Synopsys.ai可以覆蓋芯片設計的所有階段。
機器學習和強化學習可用于如設計空間探索、驗證覆蓋、回歸分析和測試程序生成等耗時和反復的設計階段，有望降低設計成本、降低生產成本、提高產量、提升性能并縮短上市時間。新思科技的這套工具對將在先進制程如5nm、3nm、2nm級以上制造的芯片有很大用處。
來源：AnandTech
